HDLC通信模塊發(fā)送接收模塊VHDL源碼
HDLC通信模塊發(fā)送接收模塊VHDL源碼...
HDLC通信模塊發(fā)送接收模塊VHDL源碼...
This a VHDL implementation of an HDLC controller...
基于VHDL的HDLC協(xié)議實(shí)驗(yàn)基于VHDL的HDLC協(xié)議實(shí)驗(yàn)...
本文以符號多項(xiàng)式理論為基礎(chǔ),從理論上論證了任意長度比特組合的CRC校驗(yàn)碼的并行算法,提出了并行CRC計(jì)算的數(shù)學(xué)模型,并且以8位二進(jìn)制序列(即一個字節(jié))為例,介紹了利用此數(shù)學(xué)模型計(jì)算校驗(yàn)碼的方法,最后給出了與此算法相對應(yīng)的VHDL模型。經(jīng)過對實(shí)驗(yàn)數(shù)據(jù)的對比分析,表明文中所提并行CRC算法的關(guān)鍵路徑延遲...
HDLC接口的實(shí)現(xiàn),用VHDL寫的,帶有文檔!...